Skaidrots par digitālo-analogo (DAC), analogo-ciparu (ADC) pārveidotājiem

TO digitālais-analogais pārveidotājs ( Dacian , D / A , D2A vai No D līdz A ) ir shēma, kas paredzēta digitālā ieejas signāla pārveidošanai par analogo izejas signālu. Analogais-ciparu pārveidotājs (ADC) darbojas pretēji un pārveido analogo ieejas signālu ciparu izvadē.

Šajā rakstā mēs, izmantojot diagrammas un formulas, vispusīgi apspriežam digitālo uz analogo un analogo uz ciparu pārveidotāju shēmu darbību.

Elektronikā mēs varam atrast spriegumus un strāvas, kas pastāvīgi mainās ar dažādiem diapazoniem un lielumiem.

Digitālajās ķēdēs sprieguma signāls ir divos veidos, vai nu kā loģiski augsts, vai loģiski zems loģikas līmenis, kas attēlo binārās vērtības 1 vai 0.

Analogajos ciparu pārveidotājos (ADC) ieejas analogais signāls tiek attēlots kā ciparu lielums, savukārt digitāli analogais pārveidotājs (DAC) pārveido ciparu lielumu atpakaļ par analogo signālu.

Kā darbojas digitālie-analogie pārveidotāji

Digitālo analogu pārveidošanas procesu var veikt, izmantojot dažādas metodes.

Viena labi pazīstama metode izmanto rezistoru tīklu, kas pazīstams kā kāpņu tīkls.

Kāpņu tīkls ir paredzēts, lai pieņemtu ieejas, kurās binārās vērtības parasti ir 0 V vai Vref, un nodrošina izejas spriegumu, kas ir vienāds ar binārā ievades lielumu.

Zemāk redzamais attēls parāda kāpņu tīklu, kurā tiek izmantoti 4 ieejas spriegumi, kas atspoguļo 4 digitālo datu bitus un līdzstrāvas sprieguma izeju.

Izejas spriegums ir proporcionāls digitālās ieejas vērtībai, kas izteikta ar vienādojumu:

Atrisinot iepriekš minēto piemēru, mēs iegūstam šādu izejas spriegumu:

Kā redzam, 0110 digitālā ievade_divitiek pārveidots par analogo izeju 6 V.

Kāpņu tīkla mērķis ir mainīt 16 potenciālos bināros lielumus
līdz 0000 līdz 1111 vienā no 16 sprieguma lielumiem ar V intervālu_atsauce/ 16.

Tādēļ var būt iespējams apstrādāt vairāk bināro ievadu, iekļaujot vairāk kāpņu vienību skaitu, un katram solim var veikt lielāku kvantēšanu.

Nozīmē, ka, ja izmantosim 10 pakāpienu kāpņu tīklu, tas ļaus izmantot, lai palielinātu sprieguma pakāpes daudzumu vai izšķirtspēju līdz V_atsauce/ divi¹⁰vai V_atsauce/ 1024. Šajā gadījumā, ja mēs izmantojām atskaites spriegumu V_atsauce= 10 V radītu izejas spriegumu pakāpēs 10 V / 1024 vai aptuveni 10 mV.

Tādējādi, pievienojot vairāk kāpņu pakāpienu, mēs saņemsim proporcionāli lielāku izšķirtspēju.

Parasti par n kāpņu pakāpienu skaitu, to var attēlot, izmantojot šādu formulu:

V_atsauce/ diviⁿ

DAC blokshēma

Zemāk redzamajā attēlā parādīta standarta DAC blokshēma, izmantojot kāpņu tīklu, atsaucoties uz R-2R kāpnēm. To var redzēt bloķētu starp atsauces strāvas avotu un strāvas slēdžiem.

Pašreizējie slēdži ir saistīti ar binārajiem slēdžiem, radot izejas strāvu, kas proporcionāla ieejas binārajai vērtībai.

Binārās ieejas pārslēdz attiecīgās kāpņu kājas, ļaujot izejas strāvai, kas ir pašreizējās atsauces svērtā summa.

Ja nepieciešams, rezistorus var pievienot ar izejām, lai rezultātu interpretētu kā analogo izeju.

Kā darbojas analogie-ciparu pārveidotāji

Līdz šim mēs apspriedām, kā pārveidot ciparu analogos signālos, tagad uzzināsim, kā rīkoties pretēji, tas ir, pārveidot analogo signālu ciparu signālā. To var īstenot, izmantojot labi zināmu metodi, ko sauc par divu slīpumu metode .

Šajā attēlā parādīta standarta dubultā slīpuma ADC pārveidotāja blokshēma.

Šeit elektroniskais slēdzis tiek izmantots, lai pārsūtītu vēlamo analogo ieejas signālu uz integratoru, ko sauc arī par rampas ģeneratoru. Šis rampas ģenerators var būt kondensatora formā, kas uzlādēts ar pastāvīgu strāvu lineārās rampas ģenerēšanai. Tas nodrošina nepieciešamo digitālo pārveidošanu, izmantojot skaitītāja posmu, kas darbojas gan integratora pozitīvā, gan negatīvā slīpuma intervālos.

Metodi var saprast ar šādu aprakstu:

Pilns skaitītāja mērīšanas diapazons nosaka fiksēto laika intervālu. Šajā intervālā ieejas analogais spriegums, kas tiek lietots integratoram, liek salīdzinājuma ieejas spriegumam paaugstināties līdz kādam pozitīvam līmenim.

Atsaucoties uz iepriekšminētās diagrammas (b) sadaļu, redzams, ka spriegums no integratora fiksētā laika intervāla beigās ir lielāks par ieejas spriegumu, kas ir lielāks.

Kad fiksētais laika intervāls ir beidzies, skaitīšana tiek iestatīta uz 0, kas liek elektroniskajam slēdzim savienot integratoru ar fiksētu ieejas sprieguma līmeni. Pēc tam integratora izeja, kas ir arī kondensatora ieeja, sāk samazināties ar nemainīgu ātrumu.

Šajā periodā skaitītājs turpina virzīties uz priekšu, kamēr integratora izeja turpina samazināties ar nemainīgu ātrumu, līdz tā nokrītas zem komparatora atsauces sprieguma. Tas liek salīdzinātāja izejai mainīt stāvokli un izraisa vadības loģikas posmu, lai apturētu skaitīšanu.

Glabātais ciparu lielums skaitītāja iekšpusē kļūst par pārveidotāja digitālo izvadi.

Vienota pulksteņa un integratora posma izmantošana gan pozitīvā, gan negatīvā slīpuma intervālos pievieno sava veida kompensāciju pulksteņa frekvences novirzīšanas kontrolei un integratora precizitātes robežu.

Var būt iespējams mērogot skaitītāja izeju atbilstoši lietotāja vēlmēm, atbilstoši iestatot atsauces ievades vērtību un pulksteņa ātrumu. Ja nepieciešams, mums skaitītājs var būt binārs, BCD vai citā digitālā formātā.

Izmantojot Ladder Network

Kāpņu tīkla metode, izmantojot skaitītāja un salīdzinājuma posmus, ir vēl viens ideāls veids, kā īstenot analogo-ciparu pārveidošanu. Šajā metodē skaitītājs sāk skaitīt no nulles, kas virza kāpņu tīklu, radot pakāpenisku pieaugošu spriegumu, kas līdzinās kāpnēm (skat. Attēlu zemāk).

Process ļauj spriegumam pieaugt ar katru skaitīšanas soli.

Salīdzinātājs uzrauga šo kāpošo kāpņu spriegumu un salīdzina to ar analogās ieejas spriegumu. Tiklīdz salīdzinātājs uztver kāpņu spriegumu, kas pārsniedz analogo ieeju, tā izeja liek pārtraukt skaitīšanu.

Skaitītāja vērtība šajā brīdī kļūst par analogā signāla digitālo ekvivalentu.

Kāpņu signāla pakāpienu radītā sprieguma izmaiņu līmeni nosaka pēc izmantoto skaitīšanas bitu daudzuma.

Piemēram, 12 pakāpju skaitītājs, izmantojot 10 V atskaiti, darbosies ar 10 pakāpju kāpņu tīklu ar pakāpju spriegumu:

V_atsauce/ divi¹²= 10 V / 4096 = 2,4 mV

Tas radīs konversijas izšķirtspēju 2,4 mV. Laiku, kas nepieciešams konvertēšanas veikšanai, nosaka skaitītāja pulksteņa ātrums.

Ja 12 pakāpju skaitītāja darbināšanai tiek izmantots 1 MHz takts frekvence, maksimālais konversijas laiks būtu:

4096 x 1 μs = 4096 μs ≈ 4,1 ms

Vismazākais iespējamo reklāmguvumu skaits sekundē ir šāds:

Nē. no reklāmguvumiem = 1 / 4,1 ms ≈ 244 reklāmguvumi sekundē

Faktori, kas ietekmē reklāmguvumu procesu

Ņemot vērā to, ka dažu reklāmguvumu veikšanai var būt vajadzīgs lielāks, bet dažām - mazāks skaitīšanas laiks, parasti konversijas laiks = 4,1 ms / 2 = 2,05 ms var būt laba vērtība.

Tas radīs vidēji 2 x 244 = 488 reklāmguvumu skaitu.

Lēnāks pulksteņa ātrums nozīmētu mazāk reklāmguvumu sekundē.

Pārveidotājam, kas strādā ar mazāku skaitīšanas posmu skaitu (zemu izšķirtspēju), būtu augstāks konversijas ātrums.

Pārveidotāja precizitāti nosaka kompartora precizitāte.