In digitālā elektronika divu bitu bināro skaitļu pievienošana var būt iespējama, izmantojot puse papildinātājs . Un, ja ievades secībai ir trīs bitu secība, pievienošanas procesu var pabeigt, izmantojot pilnu papildinātāju. Bet, ja bitu skaits ir vairāk ievadīšanas secībā, procesu var pabeigt, izmantojot pusi papildinātāja. Tā kā pilns papildinātājs nevar pabeigt pievienošanas darbību. Tāpēc šos trūkumus var novērst, izmantojot “Ripple Carry Adder”. Tas ir unikāls veids loģiskā shēma izmanto N bitu skaitļu pievienošanai digitālajās operācijās. Šajā rakstā ir aprakstīts, kas ir pulsācijas nesējs un tā darbība.

Kas ir Ripple Carry Adder?

Vairāku pilnu pievienotāju struktūra tiek kaskādēta tādā veidā, lai iegūtu n bitu bināro secību pievienošanas rezultātus. Šis papildinātājs savā struktūrā iekļauj kaskādes pilnus papildinātājus, tāpēc pārnešana tiks ģenerēta katrā pilnā papildinātāja posmā pulsācijas pārnešanas papildinātāja ķēdē. Šie pārneses rezultāti katrā pilnā papildinātāja posmā tiek pārsūtīti uz nākamo pilno papildinātāju un tur tiek izmantoti kā pārneses ievade. Šis process turpinās līdz pēdējam pilnā papildinājuma posmam. Tātad katrs pārneses izvades bits ir viļņots uz nākamo pilnas summas pakāpi. Šī iemesla dēļ tas tiek nosaukts kā “RIPPLE CARRY ADDER”. Vissvarīgākā tā iezīme ir pievienot ievades bitu sekvences neatkarīgi no tā, vai secība ir 4 bitu vai 5 bitu vai jebkura cita.

“Viens no vissvarīgākajiem punktiem, kas jāņem vērā šajā pārneses papildinātājā, ir galīgais rezultāts ir zināms tikai pēc tam, kad katrā pilnā papildinājuma posmā tiek ģenerēti pārneses rezultāti un tie tiek pārsūtīti uz nākamo posmu. Tāpēc būs jāaizkavējas, lai iegūtu rezultātu, izmantojot šo pārvadāšanas papildinātāju ”.

Ripple-carry papildinātājos ir dažādi veidi. Viņi ir:

4 bitu ripple-carry papildinātājs
8 bitu ripple-carry papildinātājs
16 bitu ripple-carry papildinātājs

Pirmkārt, mēs sāksim ar 4 bitu ripple-carry-adder un pēc tam 8 bitu un 16 bitu ripple-carry papildinātājiem.

4 bitu Ripple Carry Adder

Zemāk redzamā diagramma attēlo 4 bitu pulsācijas nesēju papildinātāju. Šajā papildinātājā četri pilni pievienotāji ir savienoti kaskādē. Co ir pārnēsāšanas ievades bits, un tas vienmēr ir nulle. Kad šī ieejas pārnešana “Co” tiek piemērota divām ieejas sekvencēm A1 A2 A3 A4 un B1 B2 B3 B4, tad izeja tiek attēlota ar S1 S2 S3 S4 un izeja C4.

4 bitu RCA diagramma

4 bitu Ripple Carry Adder darbs

Ņemsim divu ievades secību 0101 un 1010 piemēru. Tie apzīmē A4 A3 A2 A1 un B4 B3 B2 B1.
Saskaņā ar šo papildinātāja koncepciju ievades pārnešana ir 0.
Ja Ao & Bo tiek lietoti 1. pilnajā papildinātājā kopā ar ievades 0.
Šeit A1 = 1 B1 = 0 Cin = 0
Summa (S1) un pārnešana (C1) tiks ģenerēta atbilstoši šī papildinātāja Sum un Carry vienādojumiem. Saskaņā ar tās teoriju, izejas vienādojums Sum = A1⊕B1⊕Cin un Carry = A1B1⊕B1Cin⊕CinA1
Saskaņā ar šo vienādojumu 1. pilnajam papildinātājam S1 = 1 un Carry izejai, t.i., C1 = 0.
Tas pats, kas nākamajiem ievades bitiem A2 un B2, izeja S2 = 1 un C2 = 0. Šeit svarīgais ir otrais posms, kad pilns papildinātājs saņem ievadi, t.i., C1, kas ir sākuma posma pilnās summas izejas nesums.
Tādējādi tiks iegūta galīgā izvades secība (S4 S3 S2 S1) = (1 1 1 1) un izejas pārnešana C4 = 0
Šis ir pievienošanas process 4 bitu ievades sekvencēm, kad tas tiek lietots šim nesēja papildinātājam.

8 bitu Ripple Carry Adder

Tas sastāv no 8 pilniem papildinātājiem, kas ir savienoti kaskādes formā.
Katra pilnas papildinātāja pārneses izeja ir savienota kā ievades pārnešana uz nākamo pilna papildinātāja posmu.
Ievades secības apzīmē ar (A1 A2 A3 A4 A5 A6 A7 A8) un (B1 B2 B3 B4 B5 B6 B7 B8), un tās atbilstošo izejas secību apzīmē ar (S1 S2 S3 S4 S5 S6 S7 S8).
Pievienošanas process 8 bitu pulsācijas pārnēsāšanas papildinātājā ir tas pats princips, kas tiek izmantots 4 bitu pulsācijas pārnēsāšanas papildinātājā, t.i., katrs bits no divām ievades sekvencēm tiks pievienots kopā ar ievades pārnēsāšanu.
Tas tiks izmantots, pievienojot divus 8 bitu bināro ciparu secību.

8bit-ripple-carry-papildinātājs

“kāda ir anemometra funkcija? ”

16 bitu Ripple Carry Adder

Tas sastāv no 16 pilnām summētājām, kas savienotas kaskādes formā.
Katra pilnas papildinātāja pārneses izeja ir savienota kā ievades pārnešana uz nākamo pilna papildinātāja posmu.
Ievades secības apzīmē ar (A1… .. A16) un (B1 …… B16), un attiecīgā izejas secība ir apzīmēta ar (S1 …… .. S16).
Pievienošanas process 16 bitu pulsācijas pārnēsāšanas papildinātājā ir tas pats princips, kas tiek izmantots 4 bitu pulsācijas nesēja papildinātājā, t.i., katrs bits no divām ievades sekvencēm tiks pievienots kopā ar ievades pārnesi.
Tas tiks izmantots, pievienojot divus 16 bitu bināro ciparu secību.

16 bitu ripple-carry-adders

Ripple Carry Adder patiesības tabula

Zem patiesības tabulas ir redzamas visu ieejas iespējamo kombināciju izvades vērtības ripple-carry-addder.

A1	A2	A3	A4	B4	B3	B2	B1	S4	S3	S2	S1	Nēsāt
0 “nepārtrauktās barošanas avotu veidi ”	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	1	0	0	1	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	1
1	0	1	0	1	0	1	0	0	1	0	0	1
1	1	0	0	1	1	0	0	1	0	0	0	1
1	1	1	0	1	1	1	0	1	1	0	0	1
1	1	1	1	1	1	1	1	1	1	1	0	1

Ripple Carry Adder VHDL kods

VHDL (VHSIC HDL) ir aparatūras apraksta valoda. Tā ir digitālā dizaina valoda. Šī nesēja papildinātāja VHDL kods ir parādīts zemāk.

bibliotēka IEEE
izmantojiet IEEE.STD_LOGIC_1164.ALL

vienība Ripplecarryadder ir
Ports (A: iekš STD_LOGIC_VECTOR (3 līdz 0)
B: STD_LOGIC_VECTOR (3 līdz 0)
Cin: STD_LOGIC
S: iziet STD_LOGIC_VECTOR (3 līdz 0)
Cout: ārpus STD_LOGIC)
beigas Ripplecarryadder

arhitektūra Ripplecarryadder uzvedība ir - pilna papildinātāja VHDL koda komponenta deklarācija
komponents full_adder_vhdl_code
Ports (A: STD_LOGIC
B: STD_LOGIC
Cin: STD_LOGIC
S: ārā STD_LOGIC
Cout: ārpus STD_LOGIC)
gala sastāvdaļa

- Starpposma pārvadāšanas deklarācija
Signāls c1, c2, c3: STD_LOGIC

“12 voltu regulējams barošanas avots ”

sākt

- Port Mapping Full Adder 4 reizes
FA1: full_adder_vhdl_code porta karte (A (0), B (0), Cin, S (0), c1)
FA2: full_adder_vhdl_code porta karte (A (1), B (1), c1, S (1), c2)
FA3: full_adder_vhdl_code porta karte (A (2), B (2), c2, S (2), c3)
FA4: full_adder_vhdl_code porta karte (A (3), B (3), c3, S (3), Cout)

beigas Uzvedība

Ripple Carry Adder Verilog kods

Verilog kods ir aparatūras apraksta valoda. To izmanto digitālajās shēmās RTL posmā projektēšanas un verifikācijas nolūkos. Šī pārneses papildinātāja veriloga kods ir parādīts zemāk.

modulis ripple_carry_adder (a, b, cin, summa, cout)
ievade [03: 0] a
ievade [03: 0] b
ievades cin
izejas [03: 0] summa
izejas mode
vads [2: 0] c
fulladd a1 (a [0], b [0], cin, summa [0], c [0])
fulladd a2 (a [1], b [1], c [0], summa [1], c [1])
fulladd a3 (a [2], b [2], c [1], summa [2], c [2])
fulladd a4 (a [3], b [3], c [2], summa [3], cout)
endmodulis
fulladd modulis (a, b, CIN, summa, cout)
ievade a, b, cin
izejas summa, cout
piešķirt summu = (a ^ b ^ cin)
piešķirt cout = ((a & b) | (b & cin) | (a & cin))

Ripple Carry Adder lietojumprogrammas

Ripple-carry-adder lietojumprogrammās ir šādas.

Šie pārvadātāji tiek izmantoti galvenokārt papildus n-bitu ievades secībām.
Šie nesēji ir piemērojami ciparu signālu apstrādē un mikroprocesori .

Ripple Carry Adder priekšrocības

Ripple-carry-addder priekšrocības ietver šādas.

Šim pārnēsātājam ir priekšrocība, piemēram, mēs varam veikt pievienošanas procesu n-bitu sekvencēm, lai iegūtu precīzus rezultātus.
Šī papildinātāja projektēšana nav sarežģīts process.

Ripple pārvadātājs ir alternatīva gadījumiem, kad puse papildinātāja un pilna summētāja neveic saskaitīšanas darbību, ja ievades bitu sekvences ir lielas. Bet šeit tas ar nelielu kavēšanos nodrošinās izvadi jebkurai ievades bitu secībai. Saskaņā ar digitālajām shēmām, ja ķēde dod izeju ar kavēšanos, nebūs vēlams. To var pārvarēt, veicot papildierīces pārraides ķēdi.