Puse papildinātāja un pilnas summas izskaidrojums ar patiesības tabulu

Kombinētajās ķēdēs kodētāja, multipleksera, dekodētāja un multipleksētāja atveidošanai tiek izmantoti dažādi loģiskie vārti. Šīm ķēdēm ir dažas īpašības, piemēram, šīs ķēdes izeja galvenokārt ir atkarīga no līmeņiem, kas jebkurā brīdī atrodas pie ieejas spailēm. Šajā shēmā nav atmiņas. Agrāks ievades stāvoklis neietekmē šīs ķēdes pašreizējo stāvokli. Kombinētās shēmas ieejas un izejas ir ‘n’ nē. no ieejām & ‘m’ nē. no rezultātiem. Dažas no kombinētajām shēmām ir pusapvienotājs un pilnskaitlis, atņemējs, kodētājs, dekoders, multipleksers un demultipleksers. Šajā rakstā ir apspriests puspapildu un pilnu papildinājumu pārskats, un tas strādā ar patiesības tabulām.

Kas ir papildinātājs?

Papildinātājs ir a digitālās loģikas ķēde elektronikā, ko plaši izmanto skaitļu pievienošanai. Daudzos datoros un cita veida procesoros papildinātājus pat izmanto, lai aprēķinātu adreses un saistītās darbības, kā arī aprēķinātu tabulas indeksus ALU un pat izmanto citās procesoru daļās. Tos var veidot daudziem skaitliskiem attēlojumiem, piemēram, lieko-3 vai bināro kodēto decimāldaļu. Pievienotāji būtībā tiek iedalīti divos veidos: Half Adder un Full Adder.

Kas ir puse papildinātāja un pilna papildinātāja ķēde?

Puse papildinātāja ķēdē ir divas ieejas: A un B, kas pievieno divus ieejas ciparus un ģenerē pārnesi un summu. Pilna papildinātāja ķēdei ir trīs ieejas: A un C, kas saskaita trīs ieejas numurus un ģenerē pārnesi un summu. Šajā rakstā ir sniegta detalizēta informācija par to, kāds ir puse papildinātāja mērķis un pilns papildinājums tabulu formās un pat shēmās. Jau minēts, ka pievienotāju galvenais un izšķirošais mērķis ir pievienošana. Zemāk ir detalizēta informācija puse papildinātāja un pilna papildinātāja teorija.

Pamata papildinātājs un pilns papildinātājs

Puse papildinātāja

Tātad, nonākot pie papildinātāja scenārija, tas pievieno divus bināros ciparus, kur ieejas biti tiek saukti par augend un addend, un rezultāts būs divi rezultāti, no kuriem viens ir summa, bet otrs ir pārnesums. Lai veiktu summas darbību, XOR tiek piemērots abām ieejām, un AND gate tiek piemērots abām ieejām, lai radītu pārnesi.

HA funkcionālā diagramma

Tā kā pilnā papildinātāja ķēdē tas pievieno 3 viena bita skaitļus, kur divus no trim bitiem var saukt par operandiem, bet otru - par bitiem. Iegūtā izeja ir 2 bitu izeja, un uz tām var atsaukties. lai kā produkcijas pārnešana un summa.

Izmantojot pusi papildinātāju, jūs varat noformēt vienkāršu papildinājumu ar loģisko vārtu palīdzību.

Apskatīsim divu atsevišķu bitu pievienošanas piemēru.

2 bitu puse papildinātāja patiesības tabula ir šāds:

Puse papildinātāja patiesības tabula

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

Šīs ir vismazāk iespējamās viena bita kombinācijas. Bet rezultāts 1 + 1 ir 10, summas rezultāts jāpārraksta kā 2 bitu izvade. Tādējādi vienādojumus var uzrakstīt kā

0 + 0 = 00
0 + 1 = 01
1 + 0 = 01
1 + 1 = 10

Rezultāts “1” no “10” ir izpildījums. ‘SUM’ ir normāla izeja, un ‘CARRY’ ir izpilde.

Tagad ir noskaidrots, ka 1 bitu papildinātāju var viegli ieviest, izmantojot XOR Gate izejai ‘SUM’ un AND Gate ‘Carry’.

Piemēram, kad mums jāpievieno divi 8 bitu baiti kopā, tad to var ieviest, izmantojot pilnas papildināšanas loģisko shēmu. Puse papildinātājs ir noderīgs, ja vēlaties pievienot viena binārā cipara lielumus.

Veids, kā attīstīt divu bināro ciparu papildinātājus, būtu izveidot patiesības tabulu un to samazināt. Ja vēlaties izveidot trīsciparu skaitļu papildinātāju, pusapvienotāja pievienošanas darbība tiek veikta divas reizes. Līdzīgā veidā, izlemjot izveidot četrciparu papildinātāju, darbība tiek veikta vēl vienu reizi. Ar šo teoriju bija skaidrs, ka ieviešana ir vienkārša, taču izstrāde ir laikietilpīgs process.

Vienkāršākajā izteiksmē tiek izmantota ekskluzīvā VAI funkcija:

Summa = A XOR B

Pārnēsāt = A UN B

HA loģiskā diagramma

Un ekvivalents izteiciens pamata AND, OR un NOT izteiksmē ir:

SUM = A.B + A.B ’

VHDL kods pusei papildinātāja

Entītija ha ir

Ports (a: iekš STD_LOGIC
b: STD_LOGIC
sha: out STD_LOGIC
cha: out STD_LOGIC)
beigu ha

Arhitektūra Iepriekš minētās ķēdes uzvedība ir

sākt
sha<= a xor b
Nē<= a and b
beigas Uzvedība

Puse papildinātāja IC numurs

Puses papildinātāja ieviešanu var veikt, izmantojot ātrgaitas CMOS digitālās loģikas integrētās shēmas, piemēram, 74HCxx sēriju, kurā ietilpst SN74HC08 (7408) un SN74HC86 (7486).

Puse papildinātāja ierobežojumi

Galvenais iemesls izsaukt šos bināros papildinātājus, piemēram, Half Adders, ir tāds, ka nav diapazona, kurā iekļautu pārnēsāšanas bitu, izmantojot agrāku bitu. Tātad, tas ir galvenais HA ierobežojums, kas reiz izmantots kā binārs papildinātājs, jo īpaši reāllaika situācijās, kurās jāpievieno vairāki biti. Tātad šo ierobežojumu var pārvarēt, izmantojot pilnus papildinātājus.

Pilns papildinātājs

Šo papildinātāju ir grūti īstenot, salīdzinot ar puspapildinātāju.

Pilna papildinātāja funkcionālā diagramma

Atšķirība starp puspiedevu un pilnu papildinātāju ir tā, ka pilnajam skaitītājam ir trīs ieejas un divas izejas, turpretim pusei papildinātājam ir tikai divas ieejas un divas izejas. Pirmās divas ieejas ir A un B, bet trešā ieeja ir ieejas pārnešana kā C-IN. Kad tiek veidota pilna papildinātāja loģika, jūs astoņus no tiem savelciet kopā, lai izveidotu baitu plašu papildinātāju un kaskādes nesējbitu no viena papildinājuma uz otru.

FA Patiesības tabula

Izejas pārnešana tiek apzīmēta kā C-OUT, un parasto izvadi attēlo kā S, kas ir ‘SUM’.

Ar iepriekš minēto pilna papildinātāja patiesības tabula , pilnas papildinātāju shēmas ieviešanu var viegli saprast. SUM ‘S’ tiek ražots divos posmos:

1. XOR veicot sniegtās ieejas “A” un “B”
2. Pēc tam A XOR B rezultāts tiek XOR ar C-IN

Tas ģenerē SUM un C-OUT ir taisnība tikai tad, ja kāda no trim ieejām ir AUGSTA, tad C-OUT būs AUGSTA. Tātad, mēs varam ieviest pilnu papildinātāju ķēdi, izmantojot divas papildinātāju ķēdes. Sākotnēji puspiedevējs tiks izmantots, lai pievienotu A un B, lai izveidotu daļēju summu, un otrās puses papildinātāju loģiku var izmantot, lai pievienotu C-IN summai, ko veido pirmās puses papildinātājs, lai iegūtu galīgo S izvadi.

Ja kāds no pusapvienotāja loģikas rada pārnesi, būs izvades pārnešana. Tātad, C-OUT būs OR-funkcija puspapildu Carry izvadiem. Apskatiet pilnas papildinātāju ķēdes ieviešanu, kas parādīta zemāk.

Pilna papildinātāja loģiskā diagramma

Lielāku loģisko diagrammu ieviešana ir iespējama, izmantojot iepriekš minēto papildinājuma loģiku, operācijas attēlošanai lielākoties tiek izmantots vienkāršāks simbols. Zemāk sniegts vienkāršāks viena bita pilnā papildinājuma shematisks attēlojums.

Izmantojot šāda veida simbolus, mēs varam saskaitīt divus bitus kopā, ņemot pārnesumu no nākamās zemākās pakāpes un nosūtot pārnesi uz nākamo augstāko pakāpi. Datorā, lai veiktu vairāku bitu darbību, katrs bits ir jāatspoguļo ar pilnu papildinājumu un jāpievieno vienlaikus. Tādējādi, lai pievienotu divus 8 bitu skaitļus, jums būs nepieciešami 8 pilni skaitītāji, kurus var izveidot, kaskādējot divus no 4 bitu blokiem.

Puse papildinātāja un pilna summa, izmantojot K-Map

Pat summu un rezultātu pusapkopam var iegūt arī ar Karnaugh kartes (K-kartes) metodi. The puse papildinātāja un pilna papildinātāja Būla izteiksme var iegūt, izmantojot K-karti. Tātad šo pievienotāju K karte ir aplūkota tālāk.

Puse papildinātāja K karte ir

HA K-karte

Pilns papildinātājs K-Map ir

FA K karte

SUM un Carry loģiskā izpausme

Summas (S) loģisko izteiksmi var noteikt, pamatojoties uz tabulā minētajiem datiem.

= A’B’Cin + A ’B CCin’ + A B’Cin ’+ AB Cin
= Cin (A’B ’+ AB) + Cin’ (A’B + A B ’)
= Cin EX-OR (A EX-OR B)
= (1,2,4,7)

Pārnēsāšanas (Cout) loģisko izteiksmi var noteikt, pamatojoties uz tabulā minētajiem ievadiem.

= A’B Cin + AB’Cin + AB Cin ’+ ABCin
= AB + BCin + ACin
= (3, 5, 6, 7)

Izmantojot iepriekš minētās patiesības tabulas, var iegūt rezultātus, un procedūra ir šāda:

Kombinētā shēma apvieno dažādus ķēdes vārtus, kur tie var būt kodētājs, dekoders, multipleksers un demultipleksers . Kombinēto shēmu raksturojums ir šāds.

• Izeja jebkurā brīdī ir balstīta tikai uz līmeņiem, kas atrodas ieejas spailēs.
• Tas neizmanto atmiņu. Iepriekšējais ievades stāvoklis neietekmē pašreizējo ķēdes stāvokli.
• Tam var būt jebkurš ieeju skaits un m izeju skaits.

VHDL kodēšana

VHDL kodēšana pilnam papildinātājam iekļaujiet sekojošo.

entītija full_add ir

Ports (a: iekš STD_LOGIC
b: STD_LOGIC
cin: STD_LOGIC
summa: out STD_LOGIC
cout: ārpus STD_LOGIC)
beigas full_add

Arhitektūra full_add uzvedība ir

komponents ha ir
Ports (a: iekš STD_LOGIC
b: STD_LOGIC
sha: out STD_LOGIC
cha: out STD_LOGIC)
gala sastāvdaļa
signāls s_s, c1, c2: STD_LOGIC
sākt
HA1: ha ostas karte (a, b, s_s, c1)
HA2: ha ostas karte (s_s, cin, summa, c2)
izmaksas<=c1 or c2
beigas Uzvedība

The starpība starp pussummu un pilnu papildinātāju ir tas, ka puse papildinātāja rada rezultātus, un pilnā papildinātāja izmanto pusi papildinātāja, lai iegūtu kādu citu rezultātu. Līdzīgi, lai arī Pilnais papildinātājs sastāv no diviem Puspapildinātājiem, Pilnais papildinātājs ir faktiskais bloks, ko mēs izmantojam aritmētisko ķēžu izveidošanai.

Nēsājiet Lookahead papildinātājus

Ripple carry suminātāju ķēžu koncepcijā biti, kas nepieciešami pievienošanai, ir uzreiz pieejami. Tā kā katrai papildinātāju sadaļai ir jāpatur laiks, lai no iepriekšējā papildinātāju bloka pienāktu pārnēsāšana. Tāpēc SUM un CARRY iegūšanai nepieciešams vairāk laika, jo katra ķēdes sadaļa gaida ieejas atnākšanu.

Piemēram, lai piegādātu izvadi n-tajam blokam, tam jāsaņem ievade no (n-1) bloka. Un šo kavēšanos attiecīgi sauc par izplatīšanās kavēšanos.

Lai pārvarētu viļņu nesēju kavēkļa aizkavēšanos, tika ieviests papildinātājs. Izmantojot sarežģītu aparatūru, pavairošanas kavēšanos var samazināt līdz minimumam. Zemāk redzamajā diagrammā ir parādīts papildinātājs, izmantojot pilnus papildinātājus.

Nēsājiet skatienu, izmantojot pilnu papildinātāju

Patiesības tabula un atbilstošie izejas vienādojumi ir

Pārnešanas izplatīšanās vienādojums ir Pi = Ai XOR Bi, un pārnēsāšanas ģenerators ir Gi = Ai * Bi. Izmantojot šos vienādojumus, summas un pārneses vienādojumus var attēlot kā

SUM = Pi XOR Ci

Ci + 1 = Gi + Pi * Ci

Gi piegādā pārnesumus tikai tad, ja gan ieejas Ai, gan Bi ir 1, neņemot vērā ieejas pārnešanu. Pi ir saistīts ar pārnešanas izplatīšanos no Ci uz Ci + 1.

Atšķirība starp Half Adder un Full Adder

The starpība starp pusapkopotāju un pilnu papildinātāju tabulu ir parādīts zemāk.

The galvenās atšķirības starp puspiedevu un pilnu papildinātāju tiek apspriesti turpmāk.

• Puse papildinātājs ģenerē summu un pārnesi, pievienojot divas bināras ievades, turpretī pilns skaitītājs tiek izmantots, lai ģenerētu summu un pārnesi, pievienojot trīs bināras ievades. Gan pusapvienotāja, gan pilnas papildinātāja aparatūras arhitektūra nav vienāda.
• Galvenā iezīme, kas diferencē HA un FA, ir tā, ka HA nav tāda darījuma, kas ņemtu vērā pēdējo papildinājumu, tāpat kā tā ieguldījumu. Bet FA atrod noteiktu ievades kolonnu, piemēram, Cin, lai ņemtu vērā pēdējā papildinājuma pārnēsāšanas bitu.
• Abi pievienotāji parādīs atšķirību, pamatojoties uz komponentiem, ko ķēdē izmantoja tā konstrukcijai. Pusi papildinātāji (HA's) ir veidoti, apvienojot divus loģiskos vārtus, piemēram, AND & EX-OR, savukārt FA ir veidots, apvienojot trīs AND, divus XOR un vienu OR vārtus.
• Būtībā HA darbojas ar 2 - 2 1 bitu ieejām, savukārt FA - ar trim 1 bitu ieejām. Puse papildinātāja tiek izmantota dažādās elektroniskajās ierīcēs, lai novērtētu pievienošanu, savukārt pilns skaitītājs tiek izmantots digitālajos procesoros, lai pievienotu garu bitu.
• Abu šo papildinājumu līdzības ir gan HA, gan FA ir kombinētas digitālās shēmas, tāpēc tās neizmanto nevienu atmiņas elementu, piemēram, secīgas shēmas. Šīs shēmas ir būtiskas aritmētiskai darbībai, lai nodrošinātu binārā skaitļa pievienošanu.

Pilna papildinātāja ieviešana, izmantojot Half Adders

FA ieviešanu var veikt, izmantojot divus puspapildinātājus, kas ir savienoti loģiski. Bloka diagrammu var parādīt zemāk, kurā aprakstīts FA savienojums, izmantojot divus puspapildinātājus.
Iepriekšējo aprēķinu summa un pārnesumu vienādojumi ir

S = A ’B’ Cin + A ’BC’ + ABCin

Cout = AB + ACin + BCin

Summas vienādojumu var uzrakstīt kā.

Cin (A’B ‘+ AB) + C’ (A’B + A B ’)

Tātad, Sum = Cin EX-OR (A EX-OR B)

Cin (A EX-OR B) + C’in (A EX-OR B)

= Cin EX-OR (A EX-OR B)

Cout var rakstīt šādi.

COUT = AB + ACin + BCin.

Cout = AB + + vilšanās BCin (A + A)

= ABCin + AB + ACin + A ’B Cin

= AB (1 + Cin) + ACin + A ’B Cin

= A B + ACin + A ’B Cin

= AB + ACin (B + B ’) + A’ B Cin

= ABCin + AB + A’B Cin + A ’B Cin

= AB (Cin + 1) + A B Cin + A ’B Cin

= AB + AB ’Cin + A’ B Cin

= AB + Cin (AB ’+ A’B)

Tāpēc COUT = AB + Cin (A EX-OR B)

Atkarībā no iepriekšminētajām divām summām un pārneses vienādojumiem, FA ķēdi var īstenot ar divu HA un VAI vārtu palīdzību. Pilna papildinātāja ar diviem puspiekabēm shēma ir parādīta iepriekš.

Pilns papildinātājs, izmantojot divus puspiekabes

Pilns papildinātāja dizains, izmantojot NAND Gates

NAND vārti ir viena veida universālie vārti, kurus izmanto jebkura veida loģiskā dizaina izpildei. FA ķēde ar NAND vārtu diagrammu ir parādīta zemāk.

FA, izmantojot NAND Gates

FA ir vienkāršs viena bita papildinātājs, un, ja mēs vēlamies veikt n-bitu pievienošanu, tad n nē. viena bita FA jāizmanto kaskādes savienojuma formātā.

Priekšrocības

The puspapildinātāja un pilnā papildinātāja priekšrocības iekļaujiet sekojošo.

• Puses papildinātāja galvenais mērķis ir pievienot divus viena bita skaitļus
• Pilniem pievienotājiem ir iespēja pievienot pārnēsāšanas bitu, kas izriet no iepriekšējā papildinājuma
• Izmantojot pilnu papildinātāju, var tikt ieviestas tādas svarīgas ķēdes kā papildinātājs, multipleksers un daudzas citas
• Pilnas papildinātāju shēmas patērē minimālu jaudu
• Pilnā papildinātāja priekšrocības salīdzinājumā ar pusi papildinātāju ir tādas, ka pilnu papildinātāju izmanto, lai pārvarētu puspapildinātāja trūkumu, jo pusi papildinātāju galvenokārt izmanto divu 1 bitu skaitļu pievienošanai. Puse pievienotāju nepievieno pārnēsājamo bitu, tāpēc tiek izmantots pilnais papildinātājs. Pilnā papildinātājā var veikt trīs bitu pievienošanu un ģenerēt divas izejas.
• Pievienotāju projektēšana ir vienkārša, un tā ir pamatelements, lai viegli saprastu viena bita pievienošanu.
• Šo skaitītāju var pārveidot par pusi atņemšanas, pievienojot invertoru.
• Izmantojot pilnu papildinātāju, var iegūt lielu jaudu.
• Liels ātrums
• Ļoti spēcīga barošanas sprieguma mērogošanai

Trūkumi

The pusapkopotāja un pilnā papildinātāja trūkumi iekļaujiet sekojošo.

• Turklāt pusi papildinātāju nevar izmantot pirms nēsāšanas, tāpēc tas nav piemērots daudzbitu pievienošanas kaskādei.
• Lai novērstu šo trūkumu, FA ir jāpievieno trīs 1 bits.
• Kad FA tiek izmantots ķēdes formā, piemēram, RA (Ripple Adder), tad var samazināt izejas diska spēju.

Pieteikumi

Puse papildinātāja un pilnas summas lietojumprogrammas ietver sekojošo.

• Bināro bitu pievienošanu var veikt ar pusi papildinātāja, izmantojot ALU datorā, jo tas izmanto papildinātāju.
• Puses papildinātāju kombināciju var izmantot, lai izveidotu pilnu papildinātāju ķēdi.
• Puse skaitītāju tiek izmantoti kalkulatoros un adrešu, kā arī tabulu mērīšanai
• Šīs shēmas izmanto, lai apstrādātu dažādas lietojumprogrammas digitālajās shēmās. Nākotnē tam ir galvenā loma digitālajā elektronikā.
• FA ķēde tiek izmantota kā elements daudzās lielās ķēdēs, piemēram, Ripple Carry Adder. Šis papildinātājs vienlaikus pievieno bitu skaitu.
• FA tiek izmantoti aritmētiskās loģikas vienībā (ALU)
• FA tiek izmantoti ar grafiku saistītās lietojumprogrammās, piemēram, GPU (Graphics Processing Unit)
• Tie tiek izmantoti reizināšanas ķēdē, lai veiktu pārneses reizināšanu.
• Datorā, lai ģenerētu atmiņas adresi un lai izveidotu programmas kontrapunktu turpmākajām instrukcijām, aritmētiskās loģikas vienība tiek izmantota, izmantojot Pilnus papildinātājus.

Tādējādi, ja tiek pievienoti divi bināri skaitļi, tad vispirms tiek pievienoti cipari. Šo procesu var veikt, izmantojot puspiedevēju, jo vienkāršākais n / w, kas ļauj pievienot divus 1 bitu skaitļus. Šī papildinātāja ievadi ir bināri cipari, bet izejas ir summa (S) un pārnešana (C).

Ikreiz, kad tiek iekļauts ciparu skaits, HA tīkls tiek izmantots, lai vienkārši savienotu vismazāk ciparus, jo HA nevar pievienot iepriekšējās klases pārnēsāšanas numuru. Pilnu papildinātāju var definēt kā visu digitālo aritmētisko ierīču pamatu. To izmanto, lai pievienotu trīs vienciparu skaitļus. Šajā papildinātājā ir trīs ieejas, piemēram, A, B un Cin, bet izejas ir Sum un Cout.

Saistītie jēdzieni

The jēdzieni, kas saistīti ar puspiedevu un pilnu papildinātāju vienkārši neturieties pie viena mērķa. Tie ir plaši izmantoti daudzās lietojumprogrammās, un ir minēti daži no tiem:

• Puse papildinātāja un pilna papildinātāja IC numurs
• 8 bitu papildinātāja izstrāde
• Kādi ir piesardzības pasākumi attiecībā uz pusfaktoru papildināšanu?
• JAVA Ripple Carry Adder sīklietotne

Tāpēc tas viss ir par puse papildinātāja un pilna papildinātāja teorija kopā ar patiesības tabulām un loģiskajām diagrammām tiek parādīts arī pilnas summas dizains, izmantojot pusi papildinātāja ķēdi. Daudzi no puse papildinātāja un pilna papildinātāja pdf ir pieejami dokumenti, lai sniegtu uzlabotu informāciju par šiem jēdzieniem. Turklāt ir svarīgi zināt kā tiek ieviests 4 bitu pilns papildinātājs ?